Intelが「8コア528スレッド」のプロセッサを設計していることを明らかに

高性能プロセッサの最新技術が発表される国際カンファレンスの「Hot Chips 2023」で、Intelが1コアあたり66スレッドの8コアプロセッサを設計していることが明らかになったと、ハードウェア系メディアのServeTheHomeが報じています。

Intel Shows 8 Core 528 Thread Processor with Silicon Photonics
https://www.servethehome.com/intel-shows-8-core-528-thread-processor-with-silicon-photonics/

Intel Discloses 8 Core & 528 Thread CPU Based on RISC Architecture, 66 Threads Per Core
https://wccftech.com/intel-discloses-8-core-528-thread-cpu-based-on-risc-architecture-66-threads-per-core/

IntelはHot Chips 2023で、「The First Direct Mesh-to-Mesh Photonic Fabric(初のダイレクトメッシュ間フォトニック・ファブリック)」と題したセッションを開催しました。

Intelはこのセッションで、アメリカ国防総省国防高等研究事業局(DARPA)と民間各社が共同で進めていた共同研究プログラム「Hierarchical Identify Verify ＆ Exploit(HIVE)」に言及したとのこと。2017年に発表されたHIVEは、機械学習やAIテクノロジーに必要不可欠なビッグデータ処理用のプロセッサを改善するプロジェクトで、1ワットあたりの性能で従来のハードウェアを1000倍上回るプロセッサの開発を目指していました。

HIVEに取り組んだIntelは、DARPAが調査していたワークロードを分析したところ、処理には膨大な並列処理が必要であり、従来の設計ではキャッシュ使用率が低くなってしまうことを発見したそうです。

そこでIntelは、「1コアあたり66スレッドの8コアプロセッサ」という新しいプロセッサを設計しました。1つのプロセッサに合計528のスレッドを持たせることで、膨大なタスクを並列処理できるようになります。コア当たりのキャッシュメモリは192KB、スクラッチパッドメモリは4MBです。

アーキテクチャはx86ではなくRISCであり、シリコンダイのネットワークにはシリコン基板上に光導波路や光スイッチ、光変調器、受光器などの素子を集積するシリコンフォトニクスを利用しているとのこと。オフダイのソケット間通信にも、シリコンフォトニクスを利用した光ネットワークが採用されているそうです。

TSMCの7nmプロセスで製造された実際のダイの写真が以下。ダイの面積は316mm²で、コアあたりの面積は9.2mm²となっています。コア当たりのトランジスタ数は12億で、ダイ全体だと276億。ソケットのピンは3275本で、パッケージ基板はBGAパッケージです。

右が最大発振周波数(Fmax)と動作電圧(VCC)、消費電力(Power)を示したグラフで、左が消費電力の内訳を示したグラフ。この8コアプロセッサの熱設計電力は75Wで、そのうち59％がシリコンフォトニクスに利用されるとのことです。

Intelは実際のパッケージとテストボードの写真も公開しています。